Instituto Tecnológico de Costa Rica

Escuela de Ingeniería en Electrónica

Diseño de Sistemas Digitales (EL-3310)

Profesor: Ing. Michael González Vega

Informe Técnico Corto

Capítulo 1: Los Cimientos

Diseño e Implementación de Componentes Base para un Procesador RISC-V Uniciclo

Integrantes

Ximena Araya Brenes (Carné: 2024122095) — **Team Lead**

Kevin Méndez Carvajal (Carné: 2023328177) — **Hardware Developer**

John Hibbert Bonilla (Carné: 2024062788) — **Verification Engineer**

Jason Ulloa Picado (Carné: 2024159001) — **Documentation & Configuration Engineer**

1. Descripción General de los Componentes

En esta primera etapa del proyecto final, se diseñaron, implementaron y verificaron funcionalmente los módulos digitales en SystemVerilog. Los componentes desarrollados son:

- **Unidad Lógica Aritmética (`alu.sv`):** Módulo combinacional de 32 bits encargado de las operaciones aritméticas y lógicas (`ADD`, `SUB`, `AND`, `OR`), generando la bandera `Zero` cuando el resultado es igual a cero.
- **Banco de Registros (`register_file.sv`):** Arreglo de 32 registros de 32 bits con dos puertos de lectura asíncrona y un puerto de escritura síncrona habilitado por la señal `RegWrite`.
- **Generador de Inmediatos (`imm_gen.sv`):** Módulo encargado de extraer y reconstruir los inmediatos que vienen de las instrucciones, haciendo la extensión de signo a 32 bits para formatos I-type y S-type.
- **Multiplexor 2:1 (`mux.sv`):** Selector diseñado para el enrutamiento y selección de datos dentro del datapath.

2. Decisiones Principales de Diseño

2.1. Unidad Lógica Aritmética (ALU)

La ALU fue implementada mediante un bloque combinacional `always_comb` que evalúa el código de operación `ALUControl` de 4 bits. La señal `Zero` se implementó combinacionalmente comprobando si el bus del resultado equivale a cero (`assign Zero = (Result == 32'b0)`).

2.2. Banco de Registros e Inviolabilidad de $x0$

Para asegurarn que el registro $x0$ siempre esté en cero sin importar los intentos de escritura, se añadió una condición de validación en la lógica síncrona:

```
always_ff @(posedge clk) begin
    if (RegWrite && (A3 != 5'd0))
        registers[A3] <= WD3;
end
```

Las lecturas en los puertos `RD1` y `RD2` son asíncronas y retornan `32'b0` si se direcciona $x0$.

2.3. Generador de Inmediatos

Se implementó un multiplexor interno controlado por la señal `ImmSrc`:

- **ImmSrc = 00 (I-type):** Concatenación de {{20{`instr[31]`}}, `instr[31:20]`}.
- **ImmSrc = 01 (S-type):** Concatenación de {{20{`instr[31]`}}, `instr[31:25]`, `instr[11:7]`}.

3. Verificación

Cada componente posee un testbench autocontenido (`*_tb.sv`) que usa estímulos de prueba y valida de forma automática el valor esperado contra el obtenido, imprimiendo en la consola el estado de `PASS` o `FAIL`.

4. Resultados Obtenidos y Matriz de Pruebas

Se detalla la matriz de pruebas ejecutada para la comprobación funcional de todos los módulos desarrollados:

ID	Módulo	Entrada / Condición	Resultado Esperado	Estado
ALU-01	ALU	ADD: A=15, B=7, Ctrl=0000	Result=22, Zero=0	PASS
ALU-02	ALU	SUB: A=15, B=7, Ctrl=0001	Result=8, Zero=0	PASS
ALU-03	ALU	SUB: A=10, B=10, Ctrl=0001	Result=0, Zero=1	PASS
ALU-04	ALU	AND: A=0xF0F0F0F0, B=0xFF00FF00	Result=0xF000F000	PASS
ALU-05	ALU	OR: A=0xF0F0F0F0, B=0x0F0F0F0F	Result=0xFFFFFFFF	PASS
ALU-06	ALU	Resultado Negativo: A=3, B=5	Result=-2 (0xFFFFFFFE)	PASS
RF-01	Register File	Write x5=25; Read x5	RD1=25	PASS
RF-02	Register File	Read x5 y x6 simultáneo	RD1=25, RD2=14	PASS
RF-03	Register File	Write x0=100; Read x0	RD1=0	PASS
IMM-01	Imm Gen	I-type (+): 0x00F00293	ImmExt=0x0000000F	PASS
IMM-02	Imm Gen	I-type (-): 0xFFF00293	ImmExt=0xFFFFFFFF	PASS
IMM-03	Imm Gen	S-type (+): 0x00528223	ImmExt=0x00000004	PASS
IMM-04	Imm Gen	S-type (-): 0xFE528223	ImmExt=0xFFFFFFFE	PASS
MUX-01	MUX	sel = 0	Out = d0	PASS
MUX-02	MUX	sel = 1	Out = d1	PASS

Cuadro 1: Matriz de pruebas funcional de los módulos base.

5. Problemas Encontrados y Soluciones

- **Escritura involuntaria en la dirección $x0$:** Inicialmente, los valores dirigidos a $x0$ modificaban la posición 0 del arreglo. Se solucionó añadiendo la condición de guarda `A3 != 5'd0` en la habilitación de escritura.
- **Manejo de extensión de signo en inmediatos negativos:** Habían dudas al mapear el bit de signo de instrucciones S-type. Se resolvió fijando la concatenación explícita con repetición del bit `instr[31]` de acuerdo con la especificación RISC-V RV32I.

6. Conclusiones

- Se diseñaron e implementaron con éxito los cuatro módulos base (`alu`, `register_file`, `imm_gen` y `mux`) en SystemVerilog.
- La verificación automática en los testbenches permitió confirmar que no habían errores en las operaciones lógicas, aritméticas, almacenamiento de registros y extensiones de signo.
- Los cimientos del procesador se encuentran completamente probados, documentados y listos para integrarse en el datapath.

Referencias

[1]

[2] S. L. Harris y D. Harris, *Digital Design and Computer Architecture: RISC-V Edition*, Morgan Kaufmann, 2021.

[3] RISC-V International, *The RISC-V Instruction Set Manual, Volume I: Unprivileged ISA*, Document Version 20191213, 2019. [En línea]. Disponible en: `https://riscv.org/technical/specifications/`

[4] IEEE Computer Society, *IEEE Standard for SystemVerilog–Unified Hardware Design, Specification, and Verification Language*, IEEE Std 1800-2017, 2017.

[5] D. A. Patterson y J. L. Hennessy, *Computer Organization and Design RISC-V Edition: The hardware/software interface*. Morgan Kaufmann, 2.ª ed., 2021.

[6] D. Patterson y A. Waterman, *Guía práctica de RISC-V. El Atlas de una Arquitectura Abierta*. Strawberry Canyon LLC, 1.ª ed., 2017.

[7] M. González Vega, *Especificación del Proyecto Final: Capítulo 1 - Los Cimientos*, Curso EL-3310 Diseño de Sistemas Digitales, Instituto Tecnológico de Costa Rica, 2026.